Flip-flops são usados para armazenar dados e controlar o fluxo de informações em computadores e dispositivos de comunicação. Ao contrário de um flip-flop, um latch pode alterar sua saída quando uma determinada entrada está ativa. Tanto a trava quanto o flip-flop são diferentes. Uma trava é sensível ao nível, enquanto o flip-flop é sensível à borda.
Você pode comparar uma trava e um flip-flop observando como eles reagem ao sinal de entrada. Uma trava altera sua saída de acordo com o nível do sinal de entrada. O sinal na entrada será alto ou baixo. Um flip-flop altera sua saída de acordo com a transição do sinal de entrada. Isso significa que, em vez de alto e baixo, o sinal de entrada aumentará ou diminuirá.
Os flip-flops têm diferentes tipos, como flip-flop SR, JK, D e T. Este artigo discutirá detalhadamente o flip-flop tipo D. Você pode projetar o flip-flop tipo D usando um flip-flop SR. Uma porta NOT deve ser conectada entre as entradas S e R do flip-flop tipo D, e ambas as entradas estão interligadas. Você pode usar o flip-flop tipo D no lugar dos flip-flops SR, para esta configuração você só precisa do estado SET e RESET.
Esboço rápido:
- O que é um flip-flop tipo D?
- Circuito flip-flop tipo D
- Diagrama de Tempo
- Tabela verdade para o flip-flop tipo D
- Configuração mestre-escravo do flip-flop tipo D
- Circuito flip-flop tipo D mestre-escravo
- Flip-flop tipo D para divisão de frequência
- Flip-flops D como travas de dados
- Trava de dados transparente
- CIs flip-flop tipo D
- Conclusão
O que é um flip-flop tipo D?
Um flip-flop tipo D (flip-flop de atraso) é um elemento de circuito digital com clock que possui dois estados estáveis. Este tipo de flip-flop usa um atraso de um ciclo de clock em sua entrada. Devido a isso, você pode conectar vários flip-flops tipo D em cascata para criar circuitos de atraso. Os flip-flops tipo D têm diferentes aplicações, especialmente em sistemas de televisão digital.
Circuito flip-flop tipo D
Um flip-flop tipo D simples contém quatro entradas e duas saídas. Essas entradas são:
1. Dados
2. Relógio
3. Definir
4. Redefinir
As duas saídas de um flip-flop tipo D são logicamente inversas uma da outra. Os dados de entrada podem ser lógicos 0 (baixa tensão) ou lógicos 1 (alta tensão). O sinal de entrada do clock sincronizará o flip-flop com um sinal externo. As duas entradas configuradas e redefinidas são mantidas em níveis lógicos baixos. Um flip-flop tipo D possui dois estados possíveis. Quando a entrada de dados (D) do flip-flop for 0, ele irá reiniciar o flip-flop e resultará em uma saída de 0. Quando a entrada de dados (D) for 1, isso irá definir o flip-flop e resultar em um saída de 1.
É importante observar que o flip-flop tipo D é diferente de uma trava tipo D. Uma trava tipo D não requer um sinal de clock, mas um flip-flop tipo D requer um sinal de clock para mudar seu estado.
Você pode construir um flip-flop tipo D com um par de travas SR. Uma conexão invertida também é necessária para uma única entrada de dados entre as entradas S e R. As entradas S e R não podem ser simultaneamente altas ou baixas. Um dos principais destaques de um flip-flop tipo D é que ele pode criar uma trava, que pode armazenar e reter informações de dados. Você pode usar esta propriedade de trava de um flip-flop tipo D para criar um circuito de atraso e processar os dados quando necessário. Os flip-flops tipo D são usados principalmente em divisores de frequência e travas de dados.
Diagrama de Tempo
Vamos dividir o diagrama de tempo da esquerda para a direita:
- No início do diagrama de tempo, o P é inicialmente BAIXO. Quando o SET vai brevemente para HIGH, P torna-se ALTO e permanece ALTO. Por outro lado, quando o RESET vai brevemente para ALTO, P torna-se BAIXO e permanece BAIXO.
- Mudanças nos DADOS de BAIXO para ALTO não afetam o P . A saída não responde às alterações de DADOS. Na borda ascendente do primeiro pulso de clock, como DATA é HIGH, P fica ALTO. Embora os DADOS estejam mudando momentaneamente de volta para BAIXO e depois para ALTO. Tudo isso não afeta P . Na borda ascendente do segundo pulso de clock, DATA ainda está em nível HIGH e o P também permanece ALTO.
- Movendo-se para a borda ascendente do terceiro pulso de clock, quando DATA está BAIXO, P fica BAIXO. No quarto e quinto pulsos de clock, onde os DADOS permanecem BAIXOS, P também permanece BAIXO em cada borda ascendente. Finalmente, quando chega a borda ascendente, os DADOS são ALTOS e P também vai para ALTO.
Observe que o Q̅ é sempre o oposto de P . A entrada SET pode tornar a saída ALTA a qualquer momento. Da mesma forma, você pode usar a entrada RESET para transformar a saída em BAIXO sempre que desejar.
Tabela verdade para o flip-flop tipo D
As características do flip-flop tipo D podem ser escritas usando a tabela verdade do flip-flop D. Dentro da tabela verdade, podemos ver que temos uma entrada que é D. Da mesma forma, temos apenas uma saída que é Q(n+1).
| CLK | D | Q(n+1) | Estado |
| – | 0 | 0 | REINICIAR |
| – | 1 | 1 | DEFINIR |
Na tabela de características de um flip-flop tipo D, temos duas entradas, D e Qn. A tabela de características possui uma saída Q(n+1).
A partir do diagrama lógico tipo D, podemos concluir que Qn e Qn’ são duas saídas complementares. Essas duas saídas também atuam como entradas para o Portão 3 e o Portão 4. Portanto, o Qn que é o estado atual do flip-flop será considerado como entrada e o Q(n+1) que é o próximo estado do flip-flop. será considerado como saída.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Usando a tabela de características dos flip-flops do tipo D, podemos escrever a expressão booleana do mapa K a partir de um mapa K de 2 variáveis.
Configuração mestre-escravo do flip-flop tipo D
Para melhorar o comportamento de um flip-flop tipo D, podemos adicionar um segundo flip-flop SR no final da saída do flip-flop tipo D. Isto resultará na ativação de um sinal de clock complementar da saída de um flip-flop tipo D. Como resultado, um flip-flop tipo D mestre-escravo será formado. Quando a borda inicial (de baixo para alto) do sinal de clock chegar, a condição de entrada no flip-flop mestre será travada. Enquanto a saída do flip-flop mestre tipo D estará desativada.
Da mesma forma, quando a borda de fuga ou descida (High-to-Low) do sinal de clock chegar, o escravo do segundo estágio será ativado. Quando o pulso do clock vai de alto para baixo (durante um pulso negativo), a saída muda. Você pode projetar os flip-flops tipo D mestre-escravo conectando as duas travas em cascata, com ambas tendo fases de clock opostas.
Circuito flip-flop tipo D mestre-escravo
Portanto, no circuito Mestre-Escravo tipo D, você pode ver como o flip-flop mestre carrega dados da entrada D quando o pulso de clock aumenta no circuito Mestre-Escravo tipo D. Isso faz com que o mestre ligue. Na segunda borda (borda descendente) do pulso de clock, o flip-flop escravo irá agora carregar os dados e ligar o escravo.
No geral, esta configuração resultará em um flip-flop sempre ligado enquanto o outro está desligado. Observe que a saída Q desta configuração de flip-flop mestre-escravo somente capturará o valor de D quando um ciclo completo de pulso de clock for aplicado. Este ciclo completo deve conter uma borda inicial e uma borda descendente na configuração 0-1-0.
Flip-flop tipo D para divisão de frequência
Você também pode usar o flip-flop tipo D como um circuito divisor de frequência. Conecte diretamente a saída Q do flip-flop D com a entrada D. Isso criará um sistema de feedback de malha fechada. Para cada dois ciclos de pulsos de clock, o biestável será alternado.
O Data Latch também pode funcionar como Divisor Binário ou Divisor de Frequência. Isso resultará na criação de um circuito contador dividido por 2. Isso significa que a frequência de saída é reduzida à metade em comparação com a frequência de pulso do clock.
Incluindo um sistema de loop de feedback em torno do flip-flop tipo D, você também pode criar diferentes tipos de circuitos flip-flop, como flip-flops tipo T, também conhecidos como flip-flops biestáveis tipo T. Este flip-flop tipo T em contadores binários pode funcionar como um circuito dividido por dois, conforme ilustrado abaixo.
A partir da forma de onda acima, podemos concluir que quando a saída Q é dada como feedback ao terminal de entrada D, a frequência dos pulsos de saída em Q será exatamente igual à metade (ƒ/2) da frequência do clock de entrada (ƒ EM ). Em outras palavras, este circuito consegue a divisão de frequência dividindo a frequência de entrada por um fator de dois. Q vai para 1 uma vez a cada dois ciclos de clock.
Flip-flops D como travas de dados
Os flip-flops D junto com a divisão de frequência também podem atuar como travas de dados. Um Data Latch é um dispositivo que funciona para reter ou recuperar os dados presentes em sua entrada. Na verdade, ele está operando como um dispositivo de memória de um único bit. Você pode encontrar facilmente ICs como o TTL 74LS74 ou o CMOS 4042 no formato Quad. Esses ICs são projetados especificamente para fins de bloqueio de dados.
Para construir uma trava de dados de 4 bits, conecte as quatro travas de dados de 1 bit. Além disso, certifique-se de que as entradas de clock de todas essas travas de dados de 1 bit estejam interconectadas e sincronizadas. Abaixo está um circuito de trava de dados de 4 bits.
Trava de dados transparente
Em eletrônicos e circuitos digitais, você encontrará inúmeras aplicações do Data Latch. Usando o Data Latch você pode gerenciar buffering, gerenciamento de portas de E/S, acionamento de barramento bidirecional e acionamento de display. Ele foi projetado de tal forma que oferece uma impedância de saída muito alta em ambos P e sua saída de complemento Q̅ . Isso resultará na minimização dos efeitos de impedância nos circuitos conectados.
Na maioria das vezes, você descobrirá que travas de dados únicas de 1 bit não são comumente usadas. Os ICs disponíveis comercialmente integram múltiplas travas de dados individuais (4, 8, 10, 16 ou 32) em um único pacote. Um exemplo é o 74LS373 Trava transparente tipo Octal D.
Você pode pensar no 74LS373 como um dispositivo que possui oito Flip-flops tipo D dentro dele. Cada flip-flop possui uma entrada de dados D e uma saída P . Quando a entrada do clock (CLK) estiver em nível ALTO, a saída de cada flip-flop corresponderá à entrada de dados. Isso significa que a entrada de dados é transparente ou visível para a saída. Neste estado aberto, o caminho de D̅ entrada para Q̅ a saída é transparente. Isso permite que os dados fluam sem impedimentos, razão pela qual o nome de trava transparente é dado.
Por outro lado, quando o sinal do clock está em nível BAIXO, a trava fecha. A saída em Q̅ é travado no último valor dos dados presentes antes das mudanças do sinal do relógio. Neste ponto, Q̅ não está mais mudando em resposta a D̅ .
CIs flip-flop tipo D
Existem diferentes tipos de CIs flip-flop D disponíveis em pacotes TTL e CMOS. O 74LS74 é uma das opções comumente usadas que você pode considerar. Este é o IC flip-flop Dual D que contém dois biestáveis individuais do tipo D em um único chip. Usando isso, você pode criar flip-flops de alternância único ou mestre-escravo.
Existem alguns outros circuitos IC flip-flop tipo D também disponíveis, como o flip-flop 74LS174 HEX D com uma entrada transparente direta. Outro IC flip-flop D é o flip-flop 74LS175 Quad D com saídas complementares. O flip-flop 74LS273 Octal tipo D tem um total de 8 flip-flops tipo D. Todos esses oito flip-flops têm uma entrada clara. Todas essas entradas estão conectadas em um único pacote.
Conclusão
O flip-flop tipo D pode ser projetado usando as duas travas SR costas com costas. Um inversor também é usado entre as entradas S e R. Isso produzirá uma única entrada D (dados). Você pode adicionar um segundo flip-flop SR a um flip-flop tipo D básico. Isso melhorará o funcionamento do flip-flop tipo D. Você pode conectar este flip-flop SR à saída do flip-flop tipo D. Funcionará apenas quando o sinal do clock for oposto ao original. Esta configuração também é conhecida como flip-flop Master-Slave D.
Tanto a trava tipo D quanto um flip-flop tipo D são diferentes. O Latch não possui sinal de clock, enquanto o flip-flop tipo D contém um sinal de clock. O flip-flop D é um dispositivo acionado por borda. A transferência de dados de entrada é controlada usando a transição ascendente ou descendente do clock. Por outro lado, as travas de dados, assim como a trava de dados e a trava transparente, são os dispositivos sensíveis ao nível.