Circuito Lógico Sequencial
Os circuitos lógicos sequenciais são circuitos lógicos combinacionais com unidades de memória. Esses circuitos não dependem totalmente dos estados de entrada para fornecer a saída. Eles são circuitos lógicos de dois estados, o que significa que esses circuitos podem manter a saída constantemente em ‘1’ alto ou ‘0’ baixo, mesmo que as entradas mudem com o tempo. O estado de saída só pode ser alterado através da aplicação de pulso de disparo em circuitos sequenciais.
A representação básica do circuito sequencial é mostrada abaixo:
Classificações de Circuitos Sequenciais
Os circuitos sequenciais são divididos com base em seus estados de disparo, conforme mencionado abaixo:
- Circuitos Sequenciais Acionados por Eventos
Eles pertencem a uma família de circuitos lógicos sequenciais assíncronos. Eles não têm relógio e podem operar imediatamente ao receber entrada. A saída muda imediatamente com a combinação de entrada. - Circuitos Sequenciais Acionados por Relógio
Eles pertencem a uma família de circuitos lógicos sequenciais síncronos. Esses circuitos sequenciais são acionados por clock. Isso significa que eles exigem um sinal de clock para operar com combinações de entrada e produzir saída. - Circuito Sequencial Acionado por Pulso
Esses circuitos sequenciais podem ser acionados por relógio ou sem relógio. Na verdade, eles combinam propriedades de circuitos sequenciais acionados por evento e por relógio.
O termo ‘síncrono’ significa que um sinal de clock pode alterar os estados do circuito sequencial sem aplicar qualquer sinal externo. Enquanto em circuitos assíncronos, é necessário um sinal de entrada externo para reiniciar o circuito.
O termo “cíclico” significa que uma parte da saída está sendo realimentada para a entrada como um caminho de feedback. No entanto, ‘não cíclico’ é o oposto de cíclico, representando que não há caminhos de feedback nos circuitos sequenciais.
Exemplos de circuitos sequenciais – travas e flip-flops
Tanto os latches quanto os flip-flops são circuitos sequenciais, com certas diferenças em seus princípios de operação. Uma trava não inclui sinais de clock para estados de disparo, enquanto os flip-flops requerem disparo de clock conforme mostrado na figura abaixo:
A figura acima representa a trava SR e o flip-flop SR. Um pulso de clock é mostrado no caso do flip-flop acima.
Chinelo SR
Um flip-flop SR é como um latch SR, com uma função de clock adicional. O gatilho do clock funciona para colocar o flip-flop na condição, e o flip-flop se comporta como morto na ausência de pulso de clock.
O diagrama de blocos do SR Flip Flop é mostrado abaixo:
Diagrama de circuito
Os flip-flops SR são basicamente compostos por portas NAND, assim como a trava SR. No entanto, uma entrada de relógio é indicada entre as duas primeiras portas NAND para indicar o disparo do relógio conforme indicado abaixo:
Tabela Verdade
A tabela verdade compreendendo todas as quatro combinações possíveis de entrada nos terminais S e R junto com dois estados de saída, Q e está tabelado abaixo:
A entrada do clock é mantida sempre em E=1 para habilitar a operação do flip-flop SR. As quatro combinações de entradas e saídas são discutidas abaixo:
1: Quando S=0, R=1 (Definir):
A saída Q atinge estado alto quando S = 0 e R = 1
2: Quando S=1, R=0 (Redefinir):
A saída Q torna-se zero enquanto a saída Q’=1 quando S=1 e R=0.
3: Quando S=1, R=1 (sem alteração):
A saída permanece em seu estado anterior, conforme recuperado pelo flip-flop SR.
4: Quando S=0, R=0 (Indeterminado):
As saídas são indeterminadas porque ambas as entradas são baixas.
Diagrama de comutação
O diagrama de comutação do flip-flop SR pode ser traçado abaixo para os estados alto e baixo das entradas 'S' e 'R' com saídas. O diagrama de comutação parece bom até que ambos os estados de entrada mudem para ‘0’ e as saídas se tornem inválidas. Após o estado inválido, o flip-flop SR torna-se instável enquanto uma saída pode comutar mais rápido que a outra, resultando em comportamento indeterminado.
Tipos de flip-flop SR:
Os flip-flops SR podem ser construídos usando portas AND, NAND e NOR. Os detalhes da configuração junto com as tabelas verdade de cada tipo são discutidos abaixo.
1- Flip-flop NAND Gate SR positivo
O flip-flop de porta NAND positivo adiciona duas portas NAND extras no flip-flop SR básico. A porta NAND positiva muda para estados definidos e redefinidos aplicando uma entrada alta em vez de entradas baixas no flip-flop SR básico. Em outras palavras, uma entrada de ‘1’ no terminal ‘S’ fornecerá um estado definido, enquanto uma entrada de ‘1’ no terminal ‘R’ fornecerá um estado de reinicialização.
Além disso, o caso de estado inválido agora aparece quando ambas as entradas são altas, enquanto ambas as entradas zero não apresentam alteração nas saídas.
Flip-flop SR de porta 2-NOR
Os flip-flops SR também podem ser construídos usando duas portas NOR. Esta configuração funciona de forma semelhante à configuração de portas NAND positivas. Os estados de ajuste e reinicialização são acionados por pulso alto ou '1' em vez de pulso baixo ou '0' na configuração básica do flip-flop SR. A tabela verdade mostra os mesmos estados de saída do flip-flop SR da porta NAND positiva.
Flip-flop SR de 3 cronometrados
Os flip-flops SR com clock recebem suas entradas de duas portas AND. Uma das entradas da porta AND é o sinal de entrada para os terminais do flip-flop SR enquanto a segunda entrada é clock ou habilitação. O pulso do clock desempenha um papel significativo nesta configuração. O pulso de clock pode ligar ou desligar duas portas NAND extras conforme necessário para fornecer melhor controle no estado de saída. Quando a entrada de habilitação ‘EN’ é alta, todas as funções da porta NAND fornecem saída. Quando a entrada de habilitação ‘EN’ é baixa, as duas portas NAND extras são desconectadas e os estados anteriores são recuperados pelo flip-flop SR.
Aplicação – Circuito Switch Debounce
Os flip-flops SR são acionados por borda e mudam de estado suavemente. Eles podem eliminar o ressalto de interruptores mecânicos. O fenômeno de ressalto ocorre quando a chave mecânica externa não opera completamente os contatos internos e os contatos saltam antes de serem fechados ou abertos. Este processo cria uma série de sinais indesejados que podem acionar portas lógicas inesperadamente antes que as entradas reais sejam aplicadas.
Na configuração de debounce da chave, os contatos da chave mecânica são conectados aos terminais de ajuste e reinicialização de um flip-flop SR básico, conforme mostrado abaixo:
Como os flip-flops SR são acionados por borda, o estado inicial da entrada contará para a geração da saída, independentemente das flutuações posteriores na entrada. Mesmo que ocorra uma série de estados fechado-aberto devido ao salto da chave, conforme mostrado abaixo, a saída ainda deverá ser um pulso suave.
Conclusão
Os circuitos lógicos sequenciais diferem dos circuitos combinacionais com base nas unidades de memória. Esses circuitos lógicos dependem também dos estados de entrada anteriores, juntamente com os estados de entrada atuais. Esses circuitos podem manter seus estados de saída em níveis altos ou baixos, mesmo que as entradas mudem com o tempo. O exemplo mais comum de circuitos lógicos sequenciais são os flip-flops SR. Eles são como trava SR com unidades de memória adicionais.